StartUp_(주)터넬

범용 SoC를 위한 저전력, 고성능, 고용량 on-chip Cache 메모리 솔루션 기업

3진법 기반 저전력 고용량 on-chip SRAM Cache memory IP 서비스로, 상용 CMOS 반도체 공정라인을 이용한 양산 가능성 및 3진법 기반 회로 검증을 통해 T-SRAM, T-CIM 모듈 개발 수행 하였으며, 14nm 이하 3nm에서도 50%이상 density 개선이 가능한 T-SRAM L1/L2 Macro IP 솔루션 제공.

IT AI Smart Home / IoT ICT 제조 반도체 전기·전자 차세대 반도체 AI칩 차세대 메모리

(주)터넬

Round 참가 횟수

2회 참여

Ternary-SRAM & UniBrainTM

(Ulimate neuromorphic intelligent Brain computer)

범용 SoC의 캐시 메모리 전력, 성능, 면적효율 개선을 위한 새로운 온칩(SoC) 메모리 솔루션 기업

Matching Analysis

3진법 (다진법) 반도체

기존 2진법 반도체의 소모전력을 혁신적으로 줄일 수 있는 다진법(다치로직, multi-value login) 반도체 기술

인간의 뇌를 모방하는 인공지능 기술에서 뇌 연결의 가중치를 3진법 체계로 모델링하여 시스템 복잡도를 줄이는 방향으로 유망

Matching Analysis

T-SRAM (응용회로) / UniBrainTM (모듈칩) 개발

세계최초 상용 CMOS 반도체 공정라인을 이용한 양산 가능성 및 3진법 기반 회로 검증을 통해 T-SRAM, T-CIM (Compute-in-Memory) 모듈 개발 수행하였으며, 최근, 상용 28nm 파운드리에서 T-SRAM L1/L2 Macro IP를 성공적으로 개발 완료하였음. 특히, 28nm 뿐만 아니라 on-chip SRAM density 한계가 명확한 14nm 이하 3nm에서도 50%이상 density 개선 (-33% 면적 감소)이 가능하며, 미래지능형 및 시스템 반도체 시장 개척을 위한 AI 프로세서 UniBrain(TM) 사업화 진행.

Matching Analysis

미래반도체의 표준기술 Ternell Corp.

<grammarly-desktop-integration data-grammarly-shadow-root="true"></grammarly-desktop-integration>

투자 정보

희망 투자 유치 금액

총투자유치

투자단계

Angel
Seed
Series A
Series B
Series C~E
IPO/M&A

IR 정보

Round 참가 횟수

2회 참여

해당 기업의 요청에 따라 본계정의
권한으로는 서비스를 이용하실 수 없습니다.

범용 SoC를 위한 저전력, 고성능, 고용량 온칩 캐시 메모리 솔루션 기업

(주)터넬은 3진법 기반 저전력 고용량 on-chip SRAM Cache memory IP를 보유한 기업으로, 기존 CMOS의 열에 민감한 산포문제가 없는 터널링 솔루션을 통해 기존 반도체 대비 약 1000배 이상의 초절전 및 고연산효율 특성을 가지는 3진법 반도체 제조와 디자인 기술을 개발하여 특허 IP 확보함. 세계최초 상용 CMOS 반도체 공정라인을 이용한 양산 가능성 및 3진법 기반 회로 검증을 통해 T-SRAM, T-CIM (Compute-in-Memory) 모듈 개발 수행하였으며, 최근, 상용 28nm 파운드리에서 T-SRAM L1/L2 Macro IP를 성공적으로 개발 완료하였음. 특히, 28nm 뿐만 아니라 on-chip SRAM density 한계가 명확한 14nm 이하 3nm에서도 50%이상 density 개선이 가능하며, 미래지능형 및 시스템 반도체 시장 개척을 위한 AI 프로세서 UniBrain(TM) 사업화 진행.